Tempo di lettura: 2 minuti

5 è il numero perfetto…o era il 3?

È ufficiale: TSMC, la più grande fonderia di semiconduttori al mondo, ha annunciato l’inizio della cosidetta “risk production” a 5 nanometri, ovvero quello step di produzione in cui si ottimizzano i processi produttivi a livello sperimentale. Il colosso taiwanese intende avviarla all’inzio del secondo trimestre del 2019 (Q2 2019), per la precisione in aprile. La disponibilità dei prodotti a 5nm dovrebbe arrivare nel 2020. La misura dei 5nm è data, tecnologicamente parlando, dalla lunghezza del gate del singolo transistor.

La prima generazione a 5nm (nome in codice CLN5FF) farà largo uso della litografia EUV (Extreme Ultra Violet) per ben 14 layer. Entrando nel dettaglio, la foto-litografia è quel particolare processo che ci permette di “disegnare” un generico chip sul silicio attraverso una maschera. Questo comporterà un aumento del 45% della densità dei transistor rispetto alla generazione precedente dei 7nm. A parità di consumo energetico, le frequenze otterranno un incremento potenziale fino al 15%; invece a parità di frequenza di funzionamento, il fabbisogno energetico calerà del 20%. Un balzo in avanti di tutto rispetto.

tsmc

TSMC ha inoltre annunciato che ha completato con successo un tape out di un chip sul quale è stata usata la litografia EUV in un processo a 7nm tuttavia fermandosi nel suo utilizzo solo a 4 layer non critici. Il “CLN7FF+, N7+” è e sarà il banco di prova per l’utilizzo sperimentale sui 5nm. Anche qui, con l’applicazione della EUV, si attendono miglioramenti di circa il 20% riguardo la densità dei transistor, una diminuzione del 6% dei consumi e/o un aumento prestazionale del 12% per le frequenze.

AMD, Nvidia e anche la Apple sono clienti stabili di TSMC e saranno ovviamente contenti di questa roadmap ambiziosa e che punta all’innovazione. Al palo invece Intel che è ancora ferma in produzione ai 14 nm, – seppur con aggiornamenti e patch al processo produttivo -, e che posticipa i 10nm al 2019.

Fonte